

Chapitre 9

Amplificateurs différentiels à MOSFET


Amplificateurs différentiels à MOS

PLAN

- ▶ **introduction : rappels et définitions**
- ▶ paire différentielle idéale
- ▶ imperfections
- ▶ sortie asymétrique
- ▶ amplis multi-étages
- ▶ conclusions

Utilité de l'ampli différentiel

mesure d'une ddp - pollution par le mode commun



$$\begin{aligned} v^+ &= e_0 + e_{\text{moy}} + v_m/2 + e_p \\ v^- &= e_0 + e_{\text{moy}} - v_m/2 + e_p \end{aligned} \quad \left. \begin{array}{l} \text{mode différentiel: } v_d = v^+ - v^- = v_m \\ \text{mode commun: } v_{\text{cm}} = (v^+ + v^-)/2 = e_0 + e_{\text{moy}} + e_p \end{array} \right\}$$

Cette diapositive représente une situation typique qui a conduit au développement des **amplificateurs différentiels**.

On désire mesurer une faible différence de potentiel entre les points A et B d'un dispositif quelconque. Aucun de ces 2 points n'est à la masse. Un exemple classique est la mesure de biopotentiels comme l'électro-encéphalogramme.

Nous avons choisi ici un simple shunt résistif aux bornes duquel le courant à mesurer I développe une différence de potentiel v_m . Le potentiel moyen du shunt est e_{moy} .

La ddp à mesurer est en général faible (dans le cas des shunts, elle sera de quelques dizaines de mV, dans le cas d'instruments médicaux elle peut descendre à l'ordre du μV).

Le fait qu'aucune borne du shunt n'est à la masse rend les amplificateurs étudiés dans les chapitres précédents inopérants. De plus, trois problèmes peuvent encore aggraver la difficulté de mesure:

- la tension moyenne e_{moy} peut-être sensiblement supérieure à la ddp à mesurer v_m
- la masse du dispositif contenant le point A peut-être différente de la masse système de mesure; il existe alors une différence de potentiel e_0 entre ces deux masses
- des couplages capacitifs, inductifs ou électromagnétiques peuvent induire des tensions parasites sur les fils de mesure; on considère ici le cas où le même parasite est induit sur chacun des fils et, pour simplifier le dessin, la sommation des parasites est représentée par une simple flèche.

Le **mode différentiel** est défini comme la différence de potentiel à mesurer

$$v_m = v_A - v_B$$

Le **mode commun** est défini comme la somme de toutes les tensions qui s'ajoutent à la fois au point A et au point B

$$v_{\text{cm}} = e_b + e_0 + e_p$$


Pour faire face à cette situation, on a donc développé des **amplificateurs différentiels** dont, idéalement, la sortie ne dépend que du mode différentiel à mesurer.

Remarque : pour diminuer les couplages parasites, on conseille toujours d'utiliser une paire torsadée pour limiter les couplages inductifs et éventuellement d'ajouter un blindage pour limiter les couplages capacitifs.

Ampli différentiel

définition des tensions et des gains

entrée non-inverseuse



entrée inverseuse

$$v_o = A_d(v^+ - v^-) + A_{cm}(v^+ + v^-)/2$$

gain différentiel

gain de mode commun

$$\text{CMRR} = A_d / A_{cm} \quad [\text{pu}]$$

$$\text{CMRR} = 20 \log_{10} (A_d / A_{cm}) \quad [\text{dB}]$$

$$v_d = v^+ - v^-$$

tension différentielle

$$v_{cm} = (v^+ + v^-) / 2$$

mode commun = moyenne des entrées

$$v^+ = v_{cm} + v_d/2$$

$$v^- = v_{cm} - v_d/2$$

Idéalement, la tension de sortie V_2 devrait être uniquement proportionnelle à la différence des tensions entre les deux bornes d'entrée, d'où le nom d' **amplificateur différentiel** ;

$$V_{o_idéal} = A_d \cdot v_d = A_d \cdot (v^+ - v^-)$$

Le facteur de proportionnalité A_d est appelé **gain différentiel** (*differential gain*).

L'entrée (+) est dite **non-inverseuse** (*non-inverting input*)

L'entrée (-) est dite **inverseuse** (*inverting input*)

A cette tension de sortie idéale, vient malheureusement s'ajouter en pratique un faible terme indésirable, qui est proportionnel à la tension de mode commun; la tension de sortie s'écrit donc:

$$V_o = A_d \cdot v_d + A_{cm} \cdot V_{cm}$$

le facteur A_{cm} est appelé **gain de mode commun** (*common mode gain*)

La qualité de l'amplificateur se mesure par le **rapport de réjection du mode commun** (CMRR: *Common Mode Rejection Ratio*)

$$\text{CMRR} = A_D / A_C \quad [\text{pu}]$$


$$\text{CMRR} = 20 \log_{10} (A_D / A_C) \quad [\text{dB}]$$

L'amplificateur est donc d'autant meilleur que le CMRR est élevé. On exprime usuellement CMRR en décibels[dB]. De très bons amplis peuvent atteindre un CMRR de 120dB, soit 10^6 . Un CMRR de 60dB, soit 10^3 , est une performance faible.

La tension de **mode commun** vue de l'ampli est redéfinie comme la **moyenne des deux tensions d'entrée**. Remarquons également l'expression des deux tensions d'entrée en fonction du mode commun et du mode différentiel.


Ampli différentiel

sortie symétrique ou asymétrique



$$A_{ds} = v_{os} / (v^+ - v^-)$$

- mise en cascade
- transmissions
 - ♦ RS-422, RS-485
 - ♦ USB, PCIe



$$A_{da} = v_{oa} / (v^+ - v^-)$$

- instrumentation

On parle de **sortie symétrique** lorsque le signal utile en sortie est la différence de potentiel v_{os} entre les deux bornes de sortie.

On parle de **sortie asymétrique** lorsque le signal utile en sortie est considéré comme la différence de potentiel v_{oa} entre l'une des sorties et la masse. L'autre sortie est alors inutilisée ou inexistante.

Dans la suite du chapitre, nous utiliserons les indices **s** (symétrique) et **a** (asymétrique) pour les tensions de sortie et les gains.

Si l'indice est omis, il s'agit par défaut des grandeurs symétriques.

Nous verrons que la **sortie symétrique** est à la base de la **mise en cascade** d'étage avec liaison directe. Elle est également très utilisée en **transmission différentielle** et notamment dans les transmissions numériques (RS-422, RS-485, LVDS, PCIe, USB,...).

La sortie **asymétrique** est la plus fréquente en **instrumentation** où l'on désire un signal qui se réfère à la masse du système de mesure (notamment pour pouvoir faire une conversion analogique-numérique)

Amplificateurs différentiels à MOS

PLAN

- ▶ introduction : rappels et définitions
- ▶ **paire différentielle idéale**
 - ◆ **principe**
 - ◆ **fonctionnement à grand signaux**
 - ◆ fonctionnement à petits signaux
- ▶ imperfections
- ▶ sortie asymétrique
- ▶ amplis multi-étages
- ▶ conclusions

paire différentielle idéale

grands signaux, gamme de tension d'entrée

$$\begin{aligned} I_Q/2 &= (K/2) (V_{GSQ} - V_{TH})^2 \\ V_{GSQ} &= V_{TH} + [I_Q/K]^{1/2} \\ V_{SQ} &= V_{GQ} - V_{TH} + [I_Q/K]^{1/2} \quad (1) \end{aligned}$$

$v_{os} = 0 \forall V_{GQ} \Rightarrow A_{cms} = 0$
réjection ∞ du mode commun

► fréquemment :

$$\diamond V_{GQ} = (V_{DD} - V_{SS})/2$$


$$\diamond V_{DD} = V_{SS} \Rightarrow V_{GQ} = 0$$

► pincement : $V_{DQ} > (V_G - V_{TH})$ et $v_G = v_{cm}$

$$\diamond v_{cm} < V_{DD} - R_D \cdot I_Q/2 + V_{TH}$$

► source de courant $\exists V_{CSmin}$

$$\diamond v_{cm} > -V_{SS} + V_{CSmin} + V_{TH} + [I_Q/K]^{1/2}$$



La base des amplificateurs différentiels est la **paire différentielle**. Idéalement, elle consiste en un montage symétrique de deux transistors NMOS à source commune. Les entrées se font évidemment sur les grilles et la sortie v_{os} est la ddp entre les deux drains.

La polarisation est assurée par une source de courant I_Q alimentée par une source de tension négative $-V_{SS}$.

Si on applique la **même tension de repos V_{GQ} sur les deux grilles**, par symétrie,

- chacun des transistors voit un courant de polarisation $I_Q/2$
- la chute de tension sur les deux résistances R_D est identique
- la tension de sortie symétrique **v_{os} est nulle**

La tension identique V_{GQ} sur les deux grilles constitue évidemment du mode commun. Le fait que la tension de sortie est nulle quelle que soit la valeur de V_{GQ} indique donc un **gain de mode commun nul**.

La paire différentielle est donc naturellement **immunisée du mode commun par sa symétrie**.

En conséquence, la sensibilité au mode commun est due à d'inévitables dissymétries parasites, que nous étudierons dans ce chapitre.

La polarisation se faisant par une source de courant, la tension de source est libre. Elle est donc fixée par le courant de polarisation et la tension de polarisation sur les grilles (équation 1).

Fréquemment, on choisit comme tension de polarisation V_{GQ} sur les grilles la moyenne des tensions d'alimentation. Beaucoup d'amplis ont une alimentation symétrique et la tension de repos des entrées est nulle, puis on y ajoute le mode commun et le mode différentiel.

La **gamme admissible pour le mode commun** appliquée aux grilles est limitée par

- le fait que les transistors doivent rester en **pincement** (saturation), ce qui impose que la tension effective de grille ($V_G - V_{TH}$) doit rester inférieure à la tension de drain au repos V_{DQ} , fixée par I_Q et R_D
- le fait que la **source de courant** de polarisation ne peut fonctionner qu'avec une **tension minimale** à ses bornes, ce qui impose une limite inférieure à la tension de grille

paire différentielle idéale

action d'une tension différentielle V_d

► repos $v_{G1}=v_{G2}=0$; $v_{os}=0$

► tension différentielle v_d

♦ $v_{G2}=0$


♦ $v_{G1}=v_d$

♦ $i_{D1} = I_{DQ} + I = I_Q/2 + I \Rightarrow v_{D1} \searrow$

♦ $i_{D2} = I_Q - i_{D1} = I_Q/2 - I \Rightarrow v_{D2} \nearrow$

♦ $v_{os} > 0$ sortie symétrique

♦ $G_1 = (+)$ et $G_2 = (-)$



On suppose une alimentation symétrique et un point de repos à tension d'entrée nulle sur les grilles.

Appliquons une tension d'entrée différentielle. Un moyen simple de le faire est de fixer le potentiel de G_2 à la masse et de faire varier $V_{G1} = V_d$.

Appliquons une la **tension différentielle $v_d > 0$** :

- le courant i_{D1} va croître puisque l'on augmente la tension de grille V_{G1}
- la somme des courants de drains étant maintenue constante ($= I_Q$) par la source de polarisation, le courant de drain i_{D2} va diminuer
- par conséquent, la tension de drain v_{D1} va décroître et la tension de drain v_{D2} croître; une **tension de sortie v_{os}** apparaît donc. Pour le sens défini sur la figure
 - v_{os} est positive
 - **G_1 est l'entrée non-inverseuse** (celle pour laquelle la tension de sortie varie dans le même sens).

Un raisonnement symétrique où l'on ferait varier v_{G2} en maintenant v_{G1} à la masse aboutit à la conclusion que l'entrée G_2 est inverseuse.

paire différentielle idéale

limite de V_d : un des NMOS prend tout le courant

$$\begin{aligned} i_{D1} &= I_Q = (K/2) (V_{GS1max} - V_{TH})^2 \\ I_Q &= (K/2) (V_{G1max} - V_S - V_{TH})^2 \end{aligned} \quad (1)$$

$$i_{D2} = 0 \Rightarrow V_{GS2} = V_{TH} \Rightarrow V_S = -V_{TH} \quad (2)$$

$$(1) \& (2) \rightarrow I_Q = (K/2) V_{G1max}^2 \quad (3)$$


$$v_{dmax} = (V_{G1} - V_{G2})_{max} = V_{G1max} \quad (4)$$

$$(1) \& (2) \rightarrow v_{dmax} = [2I_Q/K]^{1/2} \quad (5)$$

$$I_Q/2 = (K/2) V_{OVQ}^2 \quad (6)$$

$$(5)(6) \rightarrow v_{dmax} = \sqrt{2} \cdot V_{OVQ}$$

symétrie $|v_{dmax}| \leq \sqrt{2} \cdot V_{OVQ}$ ou $|v_{dmax}| \leq [2I_Q/K]^{1/2}$



Faisons croître la tension différentielle d'entrée v_d . Quelle est sa limite utile v_{dmax} ?

Elle sera atteinte lorsque le transistor 1 véhiculera tout le courant de la polarisation I_Q , tandis que le transistor 2 verra son courant s'annuler.

Dans ce cas, la tension de sortie maximale sera

$$v_{osmax} = V_{DD} - (V_{DD} - R_D I_Q) = R_D I_Q$$

Pour calculer v_{dmax} , il suffit d'exprimer les deux tensions V_{GS} en tenant compte des conditions limites de courant et du fait que les deux transistors ont une source commune S.

Par symétrie, on peut considérer la situation inverse, où ce serait le transistor 1 qui serait en limite de coupure. le calcul serait identique et par conséquent la plage de v_d est symétrique et proportionnelle :

- à la racine carrée du courant de polarisation I_Q
- à la tension effective grille-source au repos V_{OVQ}

paire différentielle idéale

fonctionnement à grand signaux : $i_{D1,2}(v_d)$

$$\text{NMOS} \rightarrow i_{Dk} = (K/2)(v_{GSk} - V_{TH})^2 \quad (1)$$

$$\text{schéma} \rightarrow i_{D1} + i_{D2} = I_Q \quad (2)$$

$$\rightarrow S_1 \equiv S_2 \Rightarrow v_d = v_{G1} - v_{G2} = v_{GS1} - v_{GS2} \quad (3)$$

$$(1) \rightarrow \sqrt{i_{D1}} = \sqrt{K/2}(v_{GS1} - V_{TH}) \text{ et } \sqrt{i_{D2}} = \sqrt{K/2}(v_{GS2} - V_{TH})$$

$$\sqrt{i_{D1}} - \sqrt{i_{D2}} = \sqrt{K/2}(v_{GS1} - v_{GS2}) = \sqrt{K/2} \cdot v_d \quad (4)$$

$$(4)^2 \rightarrow i_{D1} + i_{D2} - 2\sqrt{i_{D1}i_{D2}} = (K/2) \cdot v_d^2 \quad (5)$$

$$(5) \& (2) \rightarrow I_Q - 2\sqrt{i_{D1}(I_Q - i_{D1})} = (K/2) \cdot v_d^2 \quad (6)$$

$$(6)^2 \rightarrow 4i_{D1}(I_Q - i_{D1}) = [I_Q - (K/2)v_d^2]^2$$

$$i_{D1}^2 - I_Q i_{D1} - (1/4)[I_Q - (K/2)v_d^2]^2 = 0 \quad (7)$$

Il est important de connaître la **caractéristique de sortie en courant** c-à-d l'expression des courants de drain de la paire en fonction de la tension d'entrée différentielle. On a donc deux inconnues i_{D1} et i_{D2} à exprimer en fonction de v_d .

On doit tenir compte:

- des propriétés des transistors : en particulier la caractéristique de sortie individuelle (1)
- de la topologie du circuit et en particulier de la source commune qui impose que
 - la somme des deux courants de drain est constante et vaut le courant imposé par la polarisation, les deux inconnues ne sont pas indépendantes (2)
 - le potentiel des deux sources est identique. La tension différentielle d'entrée est à la fois la ddp entre les deux grilles et la différence des deux tensions grille-source (3)

On passe par une première étape en exprimant les racines carrées des courants, pour avoir des équations linéaires en v_{GS} .

Pour remplacer les variables v_{GS1} et v_{GS2} par v_d en tenant compte de (3), il suffit de procéder par soustraction.

Enfin, pour ne pas avoir d'équation en racine carrée, il faut élever deux fois au carré, tenir compte de (2) pour éliminer i_{D2} et on aboutit à une équation du 2nd degré en i_{D1} .

paire différentielle idéale

fonctionnement à grand signaux : $i_D(v_d)$

$$i_{D1} = \frac{I_Q}{2} + \sqrt{KI_Q} \cdot \frac{v_d}{2} \sqrt{1 - \frac{(v_d/2)^2}{I_Q/K}}$$

$$i_{D2} = \frac{I_Q}{2} - \sqrt{KI_Q} \cdot \frac{v_d}{2} \sqrt{1 - \frac{(v_d/2)^2}{I_Q/K}}$$

$$I_{DQ} = \frac{I_Q}{2} = \frac{K}{2} V_{OVQ}^2 \Rightarrow KI_Q = (KV_{OVQ})^2 = \left(\frac{I_Q}{V_{OVQ}} \right)^2 \Rightarrow I_Q/K = V_{OVQ}^2$$

$$i_D = \frac{K}{2} V_{OV}^2 \Rightarrow g_m = \left. \frac{di_D}{dv_{GS}} \right|_Q = KV_{OVQ}$$

$$\frac{i_{D1}}{I_Q} = \frac{1}{2} + \frac{v_d/2}{V_{OVQ}} \sqrt{1 - \left(\frac{v_d/2}{V_{OVQ}} \right)^2}$$

$$\frac{i_{D2}}{I_Q} = \frac{1}{2} - \frac{v_d/2}{V_{OVQ}} \sqrt{1 - \left(\frac{v_d/2}{V_{OVQ}} \right)^2}$$

Dans les racines de l'équation, il faut garder celle qui est physique :

$$i_{D1} = I_Q/2 \text{ pour } v_d = 0$$

$i_{D1} > I_Q/2$ pour $v_d > 0$ donc on garde la racine en $I_Q/2 + \dots$


Comme la somme des courants vaut I_Q , i_{D2} est donc en $I_Q/2 - \dots$

On peut encore tenir compte de l'expression des courants de drain au point de polarisation pour éliminer K et faire apparaître à sa place la tension effective de polarisation V_{OVQ} .

L'avantage est de faire apparaître une expression en forme réduite où les courants sont rapportés à I_Q et la tension d'entrées à V_{OVQ} .

paire différentielle idéale

grand signaux : bonne plage de linéarité



$$\frac{i_{D1,2}}{I_Q} = \frac{1}{2} \pm \frac{1}{2} \left(\frac{v_d}{V_{OVQ}} \right) \sqrt{1 - \frac{1}{4} \left(\frac{v_d}{V_{OVQ}} \right)^2}$$

linéaire si $v_d \ll 2V_{OVQ}$

$$i_{D1,2} = \frac{I_Q}{2} \pm \frac{I_Q}{V_{OVQ}} \left(\frac{v_d}{2} \right)$$

$$g_m = \frac{2I_{DQ}}{V_{OVQ}} = \frac{I_Q}{V_{OVQ}}$$

$$i_{D1,2} = \frac{I_Q}{2} \pm g_m \left(\frac{v_d}{2} \right)$$

compromis : $V_{OVQ} \nearrow$ linéarité $\nearrow$ $g_m \searrow$ gain $\searrow$

Ce diagramme adimensionnel fait bien apparaître le fonctionnement de l'ampli différentiel:

- pour $v_d = 0$, les deux courants i_{D1} et i_{D2} sont égaux et la tension de sortie est nulle
- pour $v_d > 0$
 - $i_{D1} \nearrow$ et $v_{D1} = V_{DD} - R_D i_{D1} \searrow$
 - $i_{D2} \searrow$ et $v_{D2} = V_{DD} - R_D i_{D2} \nearrow$
 - $v_o = v_{D2} - v_{D1} > 0$
- pour $v_d < 0$
 - $i_{D1} \searrow$ et $v_{D1} = V_{DD} - R_D i_{D1} \nearrow$
 - $i_{D2} \nearrow$ et $v_{D2} = V_{DD} - R_D i_{D2} \searrow$
 - $v_o = v_{D2} - v_{D1} < 0$
- pour $|v_d| = \sqrt{2} V_{OVQ}$, un des deux transistors est coupé et la tension de sortie sature à $R_D I_Q$

La relation $i_D(v_d)$ est non-linéaire, mais le graphique montre une plage de linéarité intéressante.

On voit sur l'équation en haut à droite que le terme non-linéaire est négligeable si

$$v_d < 2V_{OVQ}$$

On retrouve donc une définition des "petits signaux" semblables à celle que nous avons vue dans l'étude de l'ampli à source commune.

Si $v_d = V_{OVQ}/2$ le terme non-linéaire vaut $[1-1/16]^{1/2} = 0.97$ soit 3% de non-linéarité.

Si on est à petits signaux, on peut réexprimer le courant de drain en fonction de la transconductance des transistors.


On se trouve alors devant un compromis:

- on a intérêt à augmenter V_{GSQV} (par exemple en réduisant W/L) pour élargir la plage de linéarité
- on le paie par une diminution de la transconductance, donc du gain

Ce compromis est ici masqué par le travail en variable réduite pour la tension d'entrée.

paire différentielle idéale

compromis entre gain et linéarité



Si l'on trace le même diagramme en fonction de la valeur réelle de v_d pour plusieurs valeurs de V_{OVQ} , le compromis apparaît clairement.

Si V_{OVQ} croît, la pente des courbes (image de la transconductance) décroît, mais la plage de linéarité s'élargit.


Amplificateurs différentiels à MOS

PLAN

- ▶ introduction : rappels et définitions
- ▶ **paire différentielle idéale**
 - ◆ principe
 - ◆ fonctionnement à grand signaux
 - ◆ **fonctionnement à petits signaux**
- ▶ imperfections
- ▶ sortie asymétrique
- ▶ amplis multi-étages
- ▶ conclusions

fonctionnement à petits signaux

source commune = masse virtuelle



Plaçons la paire différentielle idéale (parfaitement symétrique) dans son **état de repos**, défini par

- la source de courant de polarisation I_Q , qui fixe le **courant de drain** $I_Q/2$
- les résistances R_D qui, une fois I_Q fixé, déterminent les tensions de drain (égales) et la tension de repos en sortie (nulle)
- la tension de **mode commun** V_{CM} (définie comme la moyenne des deux entrées) supposée constante. Nous avons vu que, pour autant que les deux transistors soient bien en zone de pincement, V_{CM} n'a aucune influence sur la sortie.
- la tension de source $V_{SQ} = V_{GQ} - V_{GSQ} = V_{CM} - V_{GSQ} = V_{CM} - V_{TH} - [I_Q/K]^{1/2}$ est donc déterminée par le mode commun et le courant de repos

Par rapport à ce point Q, appliquons un **petit signal différentiel** Δv_d de manière symétrique, c-à-d $+\Delta v_d/2$ sur l'entrée(+) et $-\Delta v_d/2$ sur l'entrée(-). Il en résulte :

- une variation opposée des courants de drain $\Delta i_{D1} = +\Delta i_D$ et $\Delta i_{D2} = -\Delta i_D$
- une variation opposée des tensions de drain $\Delta v_{o1} = -R_D \cdot \Delta i_D$ et $\Delta v_{o2} = \Delta v_{oa} = +R_D \cdot \Delta i_D$
- l'apparition d'une tension de sortie symétrique $\Delta v_{os} = 2R_D \Delta i_D$

Remarquons que compte tenu de la symétrie du montage, la source de courant ne "voit" pas l'influence de la tension différentielle d'entrée et donc il n'y a aucune raison que le potentiel de source varie, donc $\Delta v_S = 0$


à petits signaux, la source S est une masse virtuelle

Comparons avec l'ampli à source à commune rappelé à la figure en haut à droite, où l'on a besoin d'un condensateur pour mettre la source à la masse à petits niveaux. L'ampli différentiel est donc plus avantageux à cet égard, parce que les condensateurs intégrés prennent beaucoup de surface.

Enfin on voit à la figure en bas à droite que la source de courant ne doit pas être parfaite pour que le potentiel de source reste constant. Pour s'en convaincre, il suffit de remplacer la source de courant par son équivalent Thévenin (ce qui revient à fabriquer la source de courant à l'aide d'une tension fortement négative en série avec une forte résistance R_{SS}), le courant I_Q étant constant, le potentiel du point S ne peut pas varier.

fonctionnement à petits signaux

schéma équivalent - gains à vide



On peut utiliser l'un ou l'autre schéma équivalent pour calculer le gain à vide.

Le schéma en T fait bien apparaître la création par la tension Δv_d des deux courants de drain opposés.

Sortir de manière symétrique permet de gagner un facteur 2 sur le gain à vide.

Amplificateurs différentiels à MOS

PLAN


- ▶ introduction : rappels et définitions
- ▶ paire différentielle idéale
- ▶ **imperfections: CMRR fini et décalage**
 - ◆ **source de courant de polarisation**
 - ◆ **dissymétrie des résistances**
 - ◆ **dissymétrie des transistors**
- ▶ sortie asymétrique
- ▶ amplis multi-étages
- ▶ conclusions

imperfections

R_{SS} : pas d'effet sur A_d r_o : peu d'effet sur A_d

$$A_{ds\infty} = g_m(R_D \parallel r_o)$$

$$A_{da\infty} = g_m(R_D \parallel r_o)/2$$



La première imperfection que nous allons considérer est celle des sources de courant représentées par leur équivalent Norton.

On introduit donc dans le schéma les résistances R_{SS} et r_o .


La première remarque importante est que la présence de la résistance R_{SS} conserve la masse virtuelle à la source commune (voir dia 25) : la somme des courants étant conservée la tension sur R_{SS} n'est pas modifiée. Cela introduit un découplage entre les deux transistors et l'on peut découper la paire en deux demi-paires différentielles.

L'imperfection de la source de courant de polarisation R_{SS} ne joue donc aucun rôle sur les gains différentiels.

Quant aux résistances r_o elles viennent simplement se mettre en parallèle sur résistances R_D et influencent donc faiblement les gains symétrique et asymétrique.

imperfections

source de courant imparfaite => gain de mc asymétrique



L'imperfection de la source de courant de polarisation va, par contre, être responsable de l'apparition du gain de mode commun.

Considérons un montage parfaitement symétrique; grâce à cette symétrie, nous allons pouvoir à nouveau couper la paire en 2 demi-paires de mode commun. Pour ce faire, il suffit de remarquer que le potentiel de source est dû à la circulation des deux courants de drain identiques Δi_D :

$$\Delta v_S = R_{SS} \cdot (2\Delta i_D) = (2R_{SS}) \cdot \Delta i_D$$

Il suffit donc, au sein de chaque demi-paire, de remplacer R_{SS} par $2R_{SS}$ pour conserver le même potentiel de source.

imperfections


source de courant imparfaite => gain de mc asymétrique

$$\Delta i_D = \frac{\Delta v_{cm}}{1/g_m + 2R_{SS}} \approx \frac{\Delta v_{cm}}{2R_{SS}} \quad (1/g_m \ll R_{SS})$$

$$\Delta v_{o1} = \Delta v_{oa} = -R_D \cdot \Delta i_D \quad \text{et} \quad \Delta v_{os} = 0$$

$$\begin{aligned} A_{cms} &= 0 & A_{ds} &= g_m R_D \\ |A_{cma}| &= \frac{R_D}{2R_{SS}} & A_{da} &= \frac{g_m R_D}{2} \end{aligned}$$

$$\begin{aligned} CMRR_s &= \infty \\ CMRR_a &= g_m R_{SS} \end{aligned}$$



1/2 paire de mode commun

Le schéma équivalent en T permet de calculer très simplement les courants de drain créés par le mode commun grâce à la maille (masse-G-1/g_m-R_{SS}-masse).

Généralement on peut négliger 1/g_m (okΩ) devant R_{SS} (oMΩ), ce qui simplifie l'expression.

Ces courants de drain vont engendrer sur les résistances R_D des **tensions de sorties asymétriques non nulles** et donc un **gain de mode commun asymétrique** et une réjection du mode commun finie.

La **réjection du mode commun en sortie asymétrique** sera d'autant meilleure que

- la **transconductance** g_m est élevée
- la source de courant se rapproche de la perfection (**R_{SS}**)

Le **gain de mode commun symétrique reste nul** par symétrie.

imperfections

R_{SS} et $\Delta R_D \Rightarrow$ gain de mc symétrique

$$\Delta i_D = \frac{\Delta v_{cm}}{1/g_m + 2R_{SS}} \approx \frac{\Delta v_{cm}}{2R_{SS}}$$


$$\Delta v_{o1} = -R_{D1}\Delta i_D \text{ et } \Delta v_{oa} = -R_{D2}\Delta i_D$$

$$\Delta v_{os} = (R_{D1} - R_{D2}) \cdot \Delta i_D = \Delta R_D \cdot \Delta i_D$$

$$A_{cms} = \frac{\Delta R_D}{2R_{SS}}$$

$$A_{ds} = g_m R_D$$

$$CMRR_s = \frac{2g_m R_{SS}}{\Delta R_D / R_D}$$



Dès que l'on introduit la moindre **dissymétrie**, la tension de mode commun va influencer la tension de sortie symétrique, autrement dit un **gain de mode commun symétrique** non nul va apparaître.

Une première **dissymétrie** est celle des **résistances de drain**. Conservons des transistors symétriques, les deux courants de drain engendrés par le mode commun sont identiques, mais la différence des résistances R_D va créer des tensions de drains différentes et donc une tension de sortie symétrique non nulle.

Le calcul est immédiat et l'on peut exprimer le gain de mode commun en fonction de la différence des résistances et la réjection du mode commun en fonction de la différence relative des résistances.

La **réjection du mode commun symétrique** sera d'autant meilleure que

- la **transconductance** est élevée
- la source de courant se rapproche de la perfection ($R_{SS} \nearrow$)
- les résistances R_D sont bien **appariées**

Dans les amplificateurs différentiels à transistors discrets, les résistances de drain sont ajustables (potentiomètres) et l'on doit recalibrer l'amplificateur pour maintenir les performances.

Dans certains circuits hybrides, les résistances étaient appariées en fabrication (par exemple en volatilissant une partie de la matière au laser)

Enfin dans les circuits intégrés actuels, la symétrie repose sur la précision de la fabrication et on continue à faire des progrès sensibles à cet égard.

imperfections

R_{ss} et Δg_m => gain de mc symétrique

déséquilibre des transconductances

$$g_{m1} = g_m(1 + \Delta g_m/2) \quad (1)$$

$$g_{m2} = g_m(1 - \Delta g_m/2) \quad (2)$$

$$g_{m1} + g_{m2} = 2g_m \quad (3)$$

$$g_{m1} - g_{m2} = \Delta g_m \quad (4)$$


équilibre en entrée

$$\begin{aligned} \Delta v_{GS1} &= \Delta v_{GS2} = \Delta v_{GS} \\ \Delta v_{GS} &= \Delta v_{cm} - \Delta v_S \end{aligned} \quad (5)$$

déséquilibre en sortie symétrique

$$\Delta v_{os} = -g_{m2} \cdot \Delta v_{GS} \cdot R_D + g_{m1} \cdot \Delta v_{GS} \cdot R_D \quad (6)$$

$$(6)(5)(4) \rightarrow \Delta v_{os} = \Delta g_m \cdot R_D \cdot [\Delta v_{cm} - \Delta v_S(\Delta v_{cm})] \quad (7)$$



On passe ensuite à la **dissymétrie** des transistors et en particulier de leur **transconductance**.

Cette dissymétrie est normalement faible :

- pour des transistors discrets, on vendait des paires triées en fabrication et les transistors étaient couplés thermiquement par une pièce métallique pour égaliser les effets de température
- en circuit intégré, il s'agit de tolérances de fabrication serrées

On définit donc un petit écart Δg_m , et on exprime la somme et la différence des transconductances (eq 1..4).

Remarquons que les deux transistors travaillent avec la même tension grille-source puisque la source est la même et, par définition, la même tension de mode commun est appliquée aux deux grilles (eq 5).

Il reste donc à exprimer la tension de sortie symétrique Δv_{os} en fonction de la tension de mode commun Δv_{cm} . L'équation (7) est une première étape, il reste à exprimer la tension Δv_S en fonction de Δv_{cm} .

imperfections

R_{SS} et $\Delta g_m \Rightarrow$ gain de mc symétrique

$$\Delta v_{os} = \Delta g_m \cdot R_D \cdot [\Delta v_{cm} - \Delta v_S] \quad (7)$$

$$\Delta v_S = R_{SS} \cdot (\Delta i_{D1} + \Delta i_{D2}) = R_{SS} \cdot \Delta i_S \quad (8)$$

$$\Delta i_{Di} = g_{mi} \cdot \Delta v_{GS} = g_{mi} (\Delta v_{cm} - R_{SS} \Delta i_S) \quad (9)$$

$$(9) \rightarrow \Delta i_{D1} = g_{m1} (\Delta v_{cm} - R_{SS} \Delta i_S) \quad (A)$$

$$\Delta i_{D2} = g_{m2} (\Delta v_{cm} - R_{SS} \Delta i_S) \quad (B)$$

$$(A)+(B) \rightarrow \Delta i_S = (g_{m1} + g_{m2}) \Delta v_{cm} - R_{SS} (g_{m1} + g_{m2}) \Delta i_S \quad (C)$$


$$(C)(3) \rightarrow \Delta i_S = \frac{2g_m}{1 + 2g_m R_{SS}} \Delta v_{cm} \quad (D)$$

$$(8) \rightarrow \Delta v_S = \frac{2g_m R_{SS}}{1 + 2g_m R_{SS}} \Delta v_{cm} \quad (E)$$

$$(7) \rightarrow \Delta v_{os} = \frac{\Delta g_m R_D}{1 + 2g_m R_{SS}} \Delta v_{cm}$$

$$A_{cms} = \frac{\Delta g_m}{g_m} \frac{R_D}{2R_{SS}}$$

$$CMRR_s = \frac{2g_m R_{SS}}{\Delta g_m / g_m}$$



Pour exprimer la tension Δv_S en fonction de Δv_{CM} , il faut passer par les courants de drain et les sommer pour trouver le courant dans R_{SS} .

Après quelques substitutions, on voit que les conclusions sont toujours similaires.

La **réjection du mode commun symétrique** sera d'autant meilleure que

- la **transconductance** est élevée
- la source de courant se rapproche de la perfection ($R_{SS} \nearrow$)
- le déséquilibre relatif des transconductances **$\Delta g_m / g_m$ est faible**

imperfections

$\Delta R_D \Rightarrow$ tension de décalage e_0

$$R_{D1} = R_D(1 + \Delta R_D/2)$$

$$R_{D2} = R_D(1 - \Delta R_D/2)$$

$$V_{D2} = V_{DD} - R_D(1 - \Delta R_D/2)I_Q/2$$

$$V_{D1} = V_{DD} - R_D(1 + \Delta R_D/2)I_Q/2$$

Offset en sortie

$$V_{o,off} = \Delta R_D \cdot I_Q/2$$


Offset ramené à l'entrée

$$e_o = V_{o,off} / A_d = V_{o,off} / g_m R_D$$

$$e_o = \frac{\Delta R_D}{R_D} \frac{I_Q}{2g_m}$$

$$g_m = I_Q / V_{OVQ}$$

$$e_o = \frac{\Delta R_D}{R_D} \frac{V_{OVQ}}{2}$$



Revenons au point de repos et examinons l'effet d'une dissymétrie des résistances R_D , tout le reste étant parfait.

Mettons les deux entrées (+) et (-) à la masse, la tension de sortie devrait être nulle. Les courants de repos identiques $I_Q/2$ vont engendrer des chutes de tensions différentes sur R_{D1} et R_{D2} et l'on voit apparaître une tension de sortie **$V_{o,off}$ appelée tension de décalage (offset) en sortie.**

$V_{o,off}$ = tension de sortie à entrées court-circuitées

Habituellement on tient compte de ce phénomène (voir ampli op) en prenant un ampli parfait et en ajoutant en série avec l'entrée (+) une tension fictive

e_o = tension de décalage (offset) en entrée.

Pour calculer e_o , il suffit de diviser $V_{o,off}$ par le gain différentiel A_{ds} .

Le décalage en entrée est proportionnel :

- à l'écart relatif entre les résistances $\Delta R_D/R_D$
- à la tension de polarisation au repos V_{OVQ}

imperfections

$\Delta(W/L) \Rightarrow$ tension de décalage e_0

$$K_1 = K(1 + \Delta K/2) \quad (1)$$

$$K_2 = K(1 - \Delta K/2) \quad (2)$$

$$I_{DQi} = (K_i/2) \cdot V_{OVQ}^2 \quad (3)$$

$$I_Q = K \cdot V_{OVQ}^2 \quad (4)$$

$$g_m = I_Q / V_{OVQ} \quad (5)$$

Offset en sortie


$$V_{o,off} = R_D \cdot (I_{DQ1} - I_{DQ2})$$

$$V_{o,off} = R_D \cdot V_{OVQ}^2 \cdot \Delta K = R_D \cdot I_Q \cdot (\Delta K/K)$$

Offset ramené à l'entrée

$$e_0 = V_{o,off} / A_d = V_{o,off} / g_m R_D$$

$$e_0 = \frac{\Delta K}{K} \frac{V_{OVQ}}{2} = \frac{\Delta(W/L)}{W/L} \frac{V_{OVQ}}{2}$$



Le même raisonnement s'applique si le déséquilibre des courants est dû aux paramètres du transistor.

Annulons la tension sur les deux entrées au point de repos. Les deux transistors fonctionnent avec la même tension de polarisation V_{OVQ} .

Si les facteurs K sont légèrement différents (à cause des tolérances de fabrication sur le rapport d'aspect W/L) les deux courants de repos ne sont pas identiques et on obtient également un offset en sortie.

La tension d'offset à l'entrée à la même forme proportionnelle au décalage relatif et à la tension de polarisation.


imperfections

$\Delta V_{TH} \Rightarrow$ tension de décalage e_0

$$V_{TH1} = V_{TH}(1 - \Delta V_{TH}/2) \quad (1)$$

$$V_{TH2} = V_{TH}(1 + \Delta V_{TH}/2) \quad (2)$$

$$\Delta V_{TH} = V_{TH2} - V_{TH1} \quad (3)$$



décalage seuils $\Leftrightarrow$ décalage des entrées

$\Rightarrow$

$$e_0 = \Delta V_{TH}$$

$$V_{o,off} = g_m R_D \Delta V_{TH}$$

Les tensions de seuils V_{TH} des deux NMOS peuvent être différentes (de l'ordre de 1mV avec les technologies actuelles).

La définition des équations (1) et (2) est telle que le décalage en sortie sera positif (pourquoi ?)

Comme V_{TH} vient se soustraire aux tensions de grille, le même effet peut être représenté directement par la tension de décalage

$$e_0 = \Delta V_{TH}$$

Exercice :
Le démontrer

imperfections

bilan du décalage

$$e_o = \frac{\Delta R_D}{R_D} \frac{V_{OVQ}}{2} + \frac{\Delta(W/L)}{W/L} \frac{V_{OVQ}}{2} + \Delta V_{TH}$$

$$e_o = \frac{\Delta R_D}{R_D} \frac{1}{2} \sqrt{\frac{I_Q}{K}} + \frac{\Delta(W/L)}{W/L} \frac{1}{2} \sqrt{\frac{I_Q}{K}} + \Delta V_{TH}$$

externe

interne

dissymétrie

e_o paire diff $\Rightarrow e_o$ ampli-op

Le schéma équivalent étant linéaire, on peut appliquer la superposition et sommer les différentes causes externes et internes de la tension de décalage.
La paire différentielle constitue l'étage d'entrée des ampli-ops et la tension de décalage de la paire sera donc la principale responsable de la tension e_o de l'amplificateur.


Amplificateurs différentiels à MOS

PLAN

- ▶ introduction : rappels et définitions
- ▶ paire différentielle idéale
- ▶ imperfections
- ▶ **sortie asymétrique, charge active**
- ▶ amplis multi-étages
- ▶ conclusions

sortie asymétrique

principe de la charge active - courant de court-circuit



Quand on désire une **sortie asymétrique**, nous avons vu que prélever simplement la sortie sur un des drains n'est pas la solution, car la réjection du mode commun n'est pas bonne.

Une meilleure solution, est de recourir à une **charge active** constituée d'un **miroir de courant** réalisé en PMOS. On voit ainsi apparaître la technologie CMOS dans les applications analogiques.

La figure de gauche donne le schéma de polarisation. Vu la symétrie des transistors M1 et M2, chaque branche possède un courant de repos $I_Q/2$. Le courant au drain de M1 est la référence du miroir de courant. On choisit un transistor M4 apparié à M3 et le courant de drain de M4 est donc également $I_Q/2$. Le courant de sortie est donc nul et l'on a bien un état de repos cohérent.

La figure du centre nous montre le comportement du montage lorsque l'on applique une tension différentielle aux grilles de M1 et M2. Il en résulte des variations $Δi_{d1}$ et $Δi_{d2}$ opposées pour M1 et M2; il n'y a donc aucune raison de perturber le potentiel de la source commune qui reste une masse à petits signaux, même si le circuit au drain de M1 et M2 n'est pas symétrique.

$Δi_{d2}$ est aussi $Δi_{d3}$ et donc $Δi_{d4}$, par le principe du miroir de courant. On impose donc un courant de sortie

$$Δi_o = 2 Δi_{d2} = g_m \cdot Δv_d$$

Il est donc plus facile de calculer l'équivalent Norton de ce schéma pour trouver la tension de sortie; le courant de court-circuit vient d'être calculé, rester à déterminer la résistance de sortie R_o (voir dia suivante).

Le gain en tension à vide s'exprimera alors comme $A_\infty = g_m R_o$.

Exercice: cette formule est tout à fait générale, puisqu'elle résulte de l'application du théorème de Norton. Vous pouvez aller revoir les différents étages amplificateurs étudiés précédemment pour le vérifier.

sortie asymétrique

principe de la charge active - résistance de sortie


$$R_o = -\Delta v_o / \Delta i_o \big|_{\Delta v_d = 0}$$

$$R_o = r_{ol} \parallel R'_o$$

$$S \approx \text{circuit symbol} \Rightarrow R'_o \approx r_o$$

$$R_o = r_{ol} \parallel r_o$$

$$A_{da} = g_m(r_{ol} \parallel r_o)$$



Par définition la résistance de sortie se calcule avec entrée en court-circuit; les grilles G1 et G2 sont donc mises à la masse.

On soutire un courant Δi_o à la sortie, il en résulte une chute de tension de sortie $\Delta v_o = -R_o \cdot \Delta i_o$.

On trouvera dans [Sedra-Smith 7.5.3] une explication détaillée du calcul. En voici une version simplifiée basée sur le schéma équivalent et deux approximations légitimes.

En examinant le schéma, on voit que la résistance r_{ol} est située entre la sortie et la masse. R_o sera donc formée de r_{ol} en parallèle sur la résistance équivalente R'_o définie sur la figure.

Supposons que la variation de la tension de sortie due à Δi_o engendre un courant Δi au drain D2, ce courant ne peut circuler que par la résistance r_o , car la source de courant $g_m \Delta v_{GS2}$ est nulle, puisque l'entrée est en court-circuit. Ce courant se retrouve pour la même raison dans la résistance r_o du transistor 1, au drain D1, puis au drain D3.

Comme $r_{ol} \gg 1/g_{m1}$, on peut négliger le courant dans r_{ol} et Δi crée la tension Δv_{GS3} , qui engendre à son tour le même courant Δi dans le transistor 4.

Bien que le montage ait une topologie dissymétrique, le courant de sortie Δi_o engendre des courants opposés dans les sources de M1 et M2; on peut donc conserver l'approximation que la source S reste une masse virtuelle.

Dans ce cas, $R'_o = r_o$ et la résistance de sortie est la mise en parallèle des résistances de sortie des deux transistors M2 et M4.

$$R_o = r_{ol} \parallel r_o$$

La gain asymétrique vaut donc

$$A_{da} = g_m(r_{ol} \parallel r_o)$$

La charge active exploite donc les résistances parallèles r_o des transistors comme résistance de charge.

sortie asymétrique

charge active - CMRR fini car asymétrie de câblage

$$\Delta i = \Delta v_{cm} / (1/g_m + 2R_{SS})$$

$$\Delta i = \Delta v_{cm} / 2R_{SS} \quad (1)$$

$$\Delta v_{oa} = \Delta v_{DS4} = \Delta v_{DS3} = \Delta v_{GS3} \quad (2)$$


$$\Delta i = -\Delta v_{GS3} (g_{ml} + 1/r_{ol}) \quad (3)$$

$$(1)(2)(3) A_{cma} = 1/2 g_{ml} R_{SS}$$

$$A_{da} = g_m (r_{ol} || r_o)$$

$$CMRR_a = 2(g_{ml} R_{SS}) g_m (r_{ol} || r_o)$$

$$CMRR_a = (g_m R_{SS}) (g_m r_o) \text{ si } r_o \approx r_{ol}$$



Calculons maintenant la réjection du mode commun.

Comme pour la paire différentielle à charge passive, il faut introduire l'imperfection de la source de courant sous forme d'une résistance R_{SS} que l'on peut mettre en série avec chacune des sources $S1$ et $S2$, à condition de la remplacer par $2R_{SS}$.

La tension de mode commun Δv_{cm} va engendrer un courant de drain identique Δi dans les deux transistors de la paire (équ. 1). Comme $R_{SS} \gg 1/g_m$ (on espère que la source de courant est quand même très bonne), c'est R_{SS} qui prédomine.

Supposons que la charge active soit composée de transistors $M3$ et $M4$ parfaitement identiques. Le miroir de courant est basé sur l'égalité des tensions grille-source de $M3$ et $M4$, qui assure l'égalité des sources de courant. Par symétrie, les tensions sur les drains $D3$ et $D4$ sont également identiques, donc

$$\Delta v_{D4} = \Delta v_{D3} = \Delta v_{GS3}$$

Δv_{D4} est précisément la tension de sortie asymétrique Δv_{oa} , donc $\Delta v_{oa} = \Delta v_{GS3}$ (équ.2).

Il reste alors à calculer Δv_{GS3} en fonction de Δi . Pour ce faire, on commence par exprimer Δi au drain $D1$ comme la somme

- du courant dans la résistance r_{ol} , soit $\Delta v_{GS3}/r_{ol}$
- du courant dans la source commandée, soit $g_{ml}\Delta v_{GS3}$ (équ. 3)

Le gain de mode commun asymétrique sera d'autant plus faible que

- la source de courant de polarisation se rapproche de la perfection (R_{SS} très élevé)
- la transconductance g_{ml} des transistors du miroir de courant est élevée

Quant à la **réjection du mode commun asymétrique**, elle est **d'autant meilleure que**

- les transconductances g_m et g_{ml} sont élevées
- les transistors ont un effet Early peu marqué (r_o et r_{ol} élevées)
- la source de courant de polarisation se rapproche de la perfection (R_{SS} très élevé)

Tableau récapitulatif

sortie asymétrique : avantage à la charge active

	charge R_D	charge active
$A_{ds\infty}$	$g_m(R_D r_o)$	na
$A_{da\infty}$	$g_m(R_D r_o)/2$	$g_m(r_{ol} r_o)/2$
$CMRR_s$	∞	na
$CMRR_a$	$g_m R_{SS}$	$(g_m R_{SS})(g_m r_o)$

- ▶ avantages de la charge active
 - ♦ tout transistors : intégration plus aisée
 - ♦ meilleur gain si $r_{ol} > R_D$
 - ♦ meilleure réjection du mode commun car $g_m r_o > 1$
- ▶ qualité de la source de courant I_Q primordiale

Le tableau comparatif montre que, **en sortie asymétrique**, la **charge active n'a que des avantages**.

Rappelons enfin que si la source de courant de polarisation était parfaite, la réjection du mode commun serait infinie. Divers montages assurant cette source de courant seront vus au cours de micro-électronique.


Amplificateurs différentiels à MOS

PLAN

- ▶ introduction : rappels et définitions
- ▶ paire différentielle idéale
- ▶ imperfections
- ▶ sortie asymétrique
- ▶ **amplis multi-étages**
 - ◆ mise en cascade
 - ◆ ampli à 2 étages
 - ◆ étage de sortie suiveur
- ▶ conclusions

mise en cascade d'étages

intérêt de la sortie symétrique : liaison directe



$$\Delta V_{o2} = A_{ds2} \cdot \Delta V_{os1} + A_{cms2} \cdot V_{o1}$$

- ▶ ampli en continu
- ▶ polarisation OK
- ▶ faible influence en mode commun

Sortir de manière symétrique offre un intérêt tout particulier dans la mise en cascade d'étages.


On se rappellera les problèmes de polarisation que pose la connexion directe de deux étages; le couplage par condensateur de liaison offre une solution, mais on perd la possibilité d'amplifier les basses fréquences (a fortiori le continu).

La connexion directe de deux étages différentiels est une excellente solution. En effet, la tension moyenne des deux bornes de sortie de l'étage amont (c-à-d la tension de repos au drain) est vue comme du mode commun à l'entrée de l'étage aval et influence donc très peu le fonctionnement du montage.

Ceci ne fait que confirmer l'intérêt d'une très bonne réjection du mode commun.

ampli à 2 étages

simple, mais R_{out} élevée



Voici une structure classique d'ampli-op "minimal" ne comprenant que **deux étages**.

Le **premier étage** est l'étage différentiel à charge active, que nous venons d'étudier, formé de M1,M2,M3,M4. Il est responsable

- de fournir une **entrée différentielle à haute impédance d'entrée**
- d'assurer un **gain différentiel** $A_{d1} = g_{m1}(r_{o2} || r_{o4})$
- de la **réjection du mode commun**
- de la conversion en **sortie asymétrique**

La polarisation est assurée par le miroir de courant formé par la référence de courant I_{REF} (que nous ne détaillerons pas ici) et les transistors M8 et M5.

Le **deuxième étage** est un simple transistor à source commune M6. Sa polarisation est assurée par la source de courant M7, qui forme un miroir de courant avec M8. M7 sert également de charge par sa résistance r_{o7} . Le gain du deuxième étage est donc $A_{d2} = g_{m6}(r_{o6} || r_{o7})$.

La présence des **deux étages** assure donc une **multiplication des gains**.


Le **condensateur** en rétroaction négative sur le transistor de sortie constitue la **compensation interne** de l'ampli. Il fournit un pôle dominant qui assure la stabilité, car l'ampli devient un circuit du premier ordre; en choisissant la position du pôle, on peut assurer une pente de -20dB/décade jusqu'au gain unitaire, ce qui permet notamment de faire un ampli stable même en suiveur (voir labos).

La **résistance de sortie R_o** n'est toutefois **pas vraiment faible** puisqu'elle est constituée de $(r_{o6} || r_{o7})$. L'impédance d'entrée de l'étage suivant doit être très élevée (résistance élevée, très faible capacité parasite) pour ne pas perdre le bénéfice de l'amplification par la désadaptation d'impédance.

Lorsque l'on veut réaliser un ampli-op à **faible impédance de sortie**, on doit ajouter un **troisième étage**.

étage de sortie suiveur de tension

source follower MOS



- ▶ idéal : $v_o = v_i$
- ▶ le mieux : $v_o = v_i - V_{TH}$
- ▶ en pratique : i_D non nul

$$v_o = v_i - V_{GS} \quad (1)$$

$$i_D = (K/2)(v_{GS} - V_{TH})^2 = v_o/R_L \quad (2)$$

$$v_{GS} = V_{TH} + \sqrt{2v_o/KR_L} \quad (3)$$

$$v_o = (v_i - V_{TH}) - \sqrt{2v_o/KR_L} \quad (4)$$

$$\left. \begin{array}{l} v_i = 5V \\ V_{TH} = 1V \\ K = 35 \cdot 10^{-6} \text{ A/V}^2 \end{array} \right\} \begin{array}{l} \sqrt{2v_o/KR_L} < V_{TH} \\ 2v_o/KR_L < 0.01 \Rightarrow R_L > 22M\Omega !! \\ v_o = 2V \text{ (-50\%)} \text{ si } R_L = 30k\Omega \end{array}$$

Un des types d'étages de sortie est le suiveur de tension ou *source-follower* qui n'est autre que l'ampli à drain commun avec entrée sur la grille, sortie sur la source, mais utilisé ici à grands signaux, chargé par la résistance R_L .

A petits signaux, nous avons vu que son gain est légèrement inférieur à l'unité.

A grands signaux, l'idéal serait que la tension de sortie suive la tension de grille.

C'est impossible en pratique, puisque qu'il faut soustraire la tension grille-source V_{GS} (équ.1) et que V_{GS} est nécessaire pour créer le courant de drain (équ.2) et que V_{GS} vaut au minimum V_{TH} .

Le mieux que l'on puisse espérer est que v_o soit le plus proche possible de $(v_i - V_{TH})$.

L'équation 3 montre que pour cela, il faudrait que le terme $(2v_o/KR_L)^{1/2}$ reste négligeable devant V_{TH} . On y parviendra d'autant plus facilement que le transistor a un facteur K élevé et que la résistance de charge est élevée.

L'exemple numérique montre qu'en prenant des paramètres de transistor intégré comme celui que vous verrez au labo, cette condition n'est pas remplie. Il faudrait une résistance de charge énorme pour que le montage soit un vrai suiveur et la plage de tension de sortie est réduite de 50% pour $R_L = 30k\Omega$.


Comme il s'agit d'un étage de sortie, on veut pouvoir débiter des courants plus importants et on doit donc choisir des transistors "*buffer*" occupant une surface de silicium plus élevée pour y parvenir.

Exercice

Donner l'expression analytique de la tension de sortie en fonction de $(v_i - V_{TH})$, R_L et de la résistance de sortie à grands signaux r_o .

étage de sortie

le source follower ... a du mal à suivre




Une simulation comme celle que vous ferez au labo donne l'allure des courbes.

On voit que le suiveur fabriqué avec un transistor "ordinaire" de signal (ancienne technologie 5) n'est pas linéaire et que, sur une charge de $30k\Omega$, on perd environ 50% de la plage de tension de sortie.

En augmentant W/L , le facteur K augmente et la plage de sortie s'élargit.

étage de sortie suiveur de tension

avantage au BJT vs MOS




Le transistor BJT convient particulièrement bien pour le montage suiveur en raison de la dépendance exponentielle entre le courant de collecteur et la tension V_{BE} , qui limite fortement la plage de V_{BE} .

La tension de sortie est donc toujours à peu près 0.7V sous la tension d'entrée, quel que soit le transistor choisi (il faut évidemment que la surface de silicium soit telle que les chutes de tensions sur la résistance du silicium soient négligeables devant 0.7V).

ampli à 2 étages


version duale



On peut construire une version duale en permutant V_{DD} et V_{SS} et les transistors PMOS et NMOS.

ampli à 3 étages

buffer de sortie CMOS en *source follower*



Sur base de cet ampli à deux étages, nous allons modifier la charge du 2^{ème} étage en ajoutant la paire Q8-Q9 de transistors PMOS et NMOS en série. Ces transistors sont polarisés par leur court-circuit grille-drain.

La polarisation I_{Q2} est toujours fixée par la source de courant Q7.

La charge de Q6 est constituée de $(r_{o7} + r_{o8} + r_{o9})$.

L'étage de sortie se compose d'une paire de MOS complémentaires Q10-Q11 montés avec le drain à l'alimentation (drain commun). Intéressons-nous d'abord à Q10, puisqu'il est directement connecté à la sortie du 2ème étage et supposons que Q11 est absent ou coupé.

Tension v_{O2} négative ($\leq -V_{TH}$)

v_{O2} est l'entrée de Q10 monté en suiveur (*source follower*) et la **tension de sortie idéale est**

$$v_{O3} = v_{O2} + V_{TH} \leq 0$$

Tension $v_{O2} \geq -V_{TH}$

Pour faire conduire Q10, il faut que v_{O2} descende en dessous de $-V_{TH}$ (il s'agit d'un PMOS). En effet supposons que $v_{O2} = v_{G10}$ soit nulle et que le courant de drain soit également nul, dans ce cas la tension de sortie est nulle, donc v_{S10} est nulle, donc V_{GS10} est nulle, le canal est bouché et on est bien dans un état stable. Q10 est en donc en circuit ouvert si $v_{O2} > -V_{TH}$.

Q11 va alors prendre le relais pour fournir les tensions de sortie positives. v_{O2} va commander la grille de Q11 indirectement, grâce à Q8 et Q9 qui constituent un **décaleur de niveau** ou **level shifter**. Son principe repose sur le fait que la source de courant I_{Q2} impose la tension V_{GSQ} de Q8 et Q9 donc

$$v_{G9} - v_{G8} = v_{GS9} + v_{GS8} = 2V_{GSQ} = \text{constante} = (2I_{Q2}/K)^{1/2} + 2V_{TH} = v_{G11} - v_{G10} = v_{G11} - v_{O2}$$

$$v_{G11} = v_{O2} + (2I_{Q2}/K)^{1/2} + 2V_{TH}$$

On voit donc que, lorsque $v_{O2} > -V_{TH}$, Q10 se bloque et Q11 commence à conduire avec une tension de grille légèrement supérieure à V_{TH} . Par le biais de I_{Q2} , on peut ajuster un léger recouvrement entre la conduction des deux transistors.

Amplificateurs différentiels à MOS

PLAN

- ▶ introduction : rappels et définitions
- ▶ paire différentielle idéale
- ▶ imperfections
- ▶ sortie asymétrique
- ▶ amplis multi-étages
- ▶ **conclusions**

Conclusions

à retenir

- ▶ le rôle fondamental des amplis différentiels
- ▶ le fonctionnement de la paire différentielle
- ▶ les causes d'imperfection
 - ◆ la source de courant de polarisation imparfaite
 - ◆ les dissymétries
- ▶ la notion de charge active
- ▶ la structure de base d'un ampli multi-étages